Realización de transistores misfet sobre semiconductores compuestos del grupo III-V

  1. Redondo Romero, Estefanía
Dirigida por:
  1. Germán González Díaz Director

Universidad de defensa: Universidad Complutense de Madrid

Fecha de defensa: 09 de julio de 2001

Tribunal:
  1. Francisco Tirado Fernández Presidente/a
  2. Ignacio Mártil de la Plaza Secretario/a
  3. Enrique Calleja Pardo Vocal
  4. Elías Muñoz Merino Vocal
  5. Enrique Iborra Grau Vocal

Tipo: Tesis

Resumen

El objetivo de este trabajo ha sido la optimizacion tanto de la intercara aislante-semiconductor, como de los pasos tecnologicos necesarios para fabricar un transistor de efecto de campo de buena calidad, con estructura de puerta Al/SiNx:H/InP. En el primer caso, esta optimizacion se ha realizado mediante diversos procesos que afectaban al aislante (SiNx:H) como a la estructura de puerta (MIS) en su conjunto. Para optimizar el aislante se ha variado su composicion(x) y su espesor. Los menores valores de estados en la intercara (Dit 3.10 12 eV-1 cm-2) se han observado en la composición más rica en N (x=1.55), mientras que las mejores propiedades electricas del aislante se obtienen para composiciones proximas a la estequiometria (x_>1.33). El espesor optimo se obtiene para peliculas de 500A. Para optimizar aun mas estos resultados se han buscado procesos a los que someter la estructura MIS, como son: procesos de recocido termico rapido(RTA) tras el deposito del aislante o limpiezas con plasmas de N2 previas a dicho deposito. Ambos procesos logran una pasivación de la superficie del InP, reduciendo las densidades de estado en la intercara (Dit 1.10 12 eV-1 cm-2), sin dañar las propiedades dieléctricas del aislante. Como ultima posibilidad de mejora de la estructuras MIS se propone la utilizacion de aislantes compuestos, bien por dos capas de nitruro bien por una combinaciónd e nitruros-oxinitruros, combinandola con procesos RTA. En este caso, se buscan combinaciones de composiciones que mejoren simultaneamente la intercara aislante-semiconductor y las propiedades dielectricas de la estructura. Los mejores resultados se obtienen para la combinacion AI/SiN 1.5 (150A)/SiN 1.55(50A)/InP y recociendo la estructura a 500º C durante 30s (Dit 9.10 11 e V-1 cm-2 y anchura de barrido del nivel de Fermi en el gap cercano a los 0,7 eV). En cuanto a la optimización del proceso de fabricacion de las estructuras MISFET, se ha comprobado que es necesario implantar y recocer los contactos de drenador y fuente, para obtener resistencias de contacto aceptables para el funcionamiento del transistor, asi como realizar el ataque del aislante en las zonas de contactos de drenador y fuente mediante comido seco (RIE). Se comprueba que los procesos que mejoraban las densidades de estado en la intercara aislante-semiconductor de las estructuras MIS, aumentan ahora los valores de los parametros del transistor, como la transconductancia y la movilidad