Modelado y análisis de los mecanismos de activación eléctrica del boro en procesos tecnológicos en silicio

  1. Aboy Cebrián, María
Dirigida por:
  1. Lourdes Pelaz Montes Directora

Universidad de defensa: Universidad de Valladolid

Fecha de defensa: 13 de junio de 2005

Tribunal:
  1. Luis A. Bailón Vega Presidente
  2. Evaristo Abril Domingo Secretario
  3. Juan Antonio López Villanueva Vocal
  4. Daniel Pardo Collantes Vocal
  5. Albert Cornet Calveras Vocal
Departamento:
  1. Electricidad y Electrónica

Tipo: Tesis

Teseo: 126676 DIALNET

Resumen

Las prestaciones de los circuitos integrados (IC) han ido mejorando continuamente durante los últimos años. Los dispositivos que los forman son cada vez más pequeños, y en la actualidad, dentro de la tecnología de ultra-elevada escala de integración la longitud de puerta de los dispositivos MOS es inferior a los 100 nm. Esto los hace, por una parte, ser extremadamente rápidos y, por otra, permite integrar dentro de un chip miles de millones de estos dispositivos, dando como resultado circuitos integrados muy potentes y con una gran capacidad de cálculo. Esta tendencia histórica se plasma en la conocida Ley de Moore, según la cual la reducción de tamaño de los dispositivos es tal que cada dos años se duplica el número de dispositivos por IC, con la consiguiente mejora de las prestaciones del mismo, y sin que ello suponga un encarecimiento del IC. Esto ha implicado una labor de investigación y desarrollo continuo para optimizar los procesos de la fabricación de los ICs. Sin embargo, debido a la escala nanométrica de los dispositivos, están apareciendo limitaciones físicas ligadas a los materiales y los procesos que hacen cada vez más compleja la fabricación de tales dispositivos. El International Technology Roadmap for Semiconductors (ITRS) especifica claramente los desafíos abiertos para las futuras generaciones tecnológicas. Entre los aspectos más destacados se subraya el importantísimo papel que juegan el modelado y la simulación de los procesos tecnológicos como una de las pocas herramientas capaces de reducir el coste y el tiempo de desarrollo, ya que la fabricación de lotes experimentales a este nivel es altamente costosa. Los desafíos tecnológicos apuntados por el ITRS abarcan todas las etapas del proceso de fabricación, teniendo especial importancia aquellos relacionados con el procesado del semiconductor por corresponder a la formación de la parte activa de los dispositivos (front-end processing)