Arquitectura de procesamiento rapido para un bus industrial basada en procesadores digitales de señal

  1. BOUCHO DE OLIVEIRA RUI MANUEL
Dirigida por:
  1. Santiago Lorenzo Matilla Director

Universidad de defensa: Universidad de Valladolid

Año de defensa: 1996

Tribunal:
  1. Jose Alberto Ribeiro Pacheco de Carvhalho Presidente/a
  2. Juan Ignacio Lobo Salgado Secretario
  3. Francisco José de Andrés Rodríguez-Trelles Vocal
  4. Enrique Barcena Inchausti Vocal
  5. Agustin de Dios Hernández Vocal

Tipo: Tesis

Teseo: 55156 DIALNET

Resumen

Las bajas prestaciones caracteristicas de los sistemas en el segmento de aplicaciones industriales, es un factor limitativo de su utilizacion. Los recursos computacionales necesarios para la implementacion de determinados algoritmos, pueden exceder su capacidad de calculo. Esto no es razon para abandonar estos sistemas tan populares, si los complementamos con las herramientas adecuadas. En la presente tesis, se han combinado los conceptos tradicionales de implementacion de sistemas basados en el vmebus, con el elevado poder computacional inherente a la arquitectura interna interna de los dsps. Concretamente, se ha diseñado una tarjeta para el vmebus, tipo esclavo a32:a24:d32:d16:d08(eo):uat, con un procesador dsp, que comunica con el vmebus a traves de una memoria ram estatica, de doble puerto, de altas prestaciones. El dsp asume la ejecucion de rutinas de calculo intensivo, liberando al procesador central, acelerando efectivamente el procesamiento en el sistema. La implementacion de la tarjeta aceleradora constituye una aportacion importante en el area de los buses industriales convencionales, rellenando un vacio existente, en el amplio espectro de ofertas de tarjetas para el vmebus.