Tesis doctoral

  1. Coma-bcuna arquitectura de memoria solo cache en bus comun no jerárquica 1998

    Universidad de Valladolid

Tesis dirigidas (1)

  1. Vsr-coma: un protocolo de coherencia cache con reemplazo para sistemas multicomputadores con gestión de memoria de tipo coma 2000

    Universidad de Valladolid

    LLANOS FERRARIS, DIEGO RAFAEL

Tribunales de tesis (7)

  1. Vocal del tribunal

    Arquitectura para robots de búsqueda y rescate urbano mediante el uso de algoritmos de anti-feromonas 2021

    Universidad de Salamanca

    Martín García, Rubén

  2. Vocal del tribunal

    Aportaciones al modelado del cálculo del wcet en entornos de memoria cache 2021

    Universidad de Zaragoza

    Pedro Zapater, Alba

  3. Presidente del tribunal

    Jerarquía de memoria escalable para sistemas multiprocesador en chip 2014

    Universidad de Cantabria

    Prieto Torralbo, Pablo

  4. Secretario del tribunal

    Compile-time support for thread-level speculation 2014

    Universidad de Valladolid

    Aldea López, Sergio

  5. Presidente del tribunal

    Improving the SLLC Efficiency by exploiting reuse locality and adjusting prefetch 2013

    Universidad de Zaragoza

    Albericio Latorre, Jorge

  6. Presidente del tribunal

    Filtering directory lookups in cmps 2011

    Universidad de Zaragoza

    Bosque Arbiol, Ana

  7. Vocal del tribunal

    Alternativas de diseño en sistemas de prebúsqueda hardware de datos 2009

    Universidad de Zaragoza

    Ramos Martínez, Luis Manuel