Estudio del test de tarjetas de circuito impreso con circuitos digitales vlsi y memorias ram

  1. CACERES GOMEZ, SANTIAGO
unter der Leitung von:
  1. José Miguel Ruiz González Doktorvater

Universität der Verteidigung: Universidad de Valladolid

Jahr der Verteidigung: 1998

Gericht:
  1. Santiago Lorenzo Matilla Präsident
  2. Francisco José de Andrés Rodríguez-Trelles Sekretär
  3. Luis Javier de Miguel González Vocal
  4. Juan J. Rodríguez Andina Vocal
  5. Luis Serrano Arriezu Vocal

Art: Dissertation

Teseo: 66666 DIALNET

Zusammenfassung

Estudio de los principales conceptos y herramientas de test de circuitos: modelo de fallos, algoritmos generadores de lectores de test, simulación de fallos, técnicas dft y técnicas bist (pseudoexhaustivas y pseudoaleatorias). Estudio del standar ieee 1149.1 para el test de tarjetas de circuito impreso. Propuesta de un nuevo método de generación de vectores de test para circuitos VLSI. Estudio del test de memorias ram. Aplicación de las distintas técnicas vistas a un módulo ejemplo.