Estudio del test de tarjetas de circuito impreso con circuitos digitales vlsi y memorias ram

  1. CACERES GOMEZ, SANTIAGO
Zuzendaria:
  1. José Miguel Ruiz González Zuzendaria

Defentsa unibertsitatea: Universidad de Valladolid

Defentsa urtea: 1998

Epaimahaia:
  1. Santiago Lorenzo Matilla Presidentea
  2. Francisco José de Andrés Rodríguez-Trelles Idazkaria
  3. Luis Javier de Miguel González Kidea
  4. Juan J. Rodríguez Andina Kidea
  5. Luis Serrano Arriezu Kidea

Mota: Tesia

Teseo: 66666 DIALNET

Laburpena

Estudio de los principales conceptos y herramientas de test de circuitos: modelo de fallos, algoritmos generadores de lectores de test, simulación de fallos, técnicas dft y técnicas bist (pseudoexhaustivas y pseudoaleatorias). Estudio del standar ieee 1149.1 para el test de tarjetas de circuito impreso. Propuesta de un nuevo método de generación de vectores de test para circuitos VLSI. Estudio del test de memorias ram. Aplicación de las distintas técnicas vistas a un módulo ejemplo.