Estudio del test de tarjetas de circuito impreso con circuitos digitales vlsi y memorias ram

  1. CACERES GOMEZ, SANTIAGO
Dirigée par:
  1. José Miguel Ruiz González Directeur

Université de défendre: Universidad de Valladolid

Année de défendre: 1998

Jury:
  1. Santiago Lorenzo Matilla President
  2. Francisco José de Andrés Rodríguez-Trelles Secrétaire
  3. Luis Javier de Miguel González Rapporteur
  4. Juan J. Rodríguez Andina Rapporteur
  5. Luis Serrano Arriezu Rapporteur

Type: Thèses

Teseo: 66666 DIALNET

Résumé

Estudio de los principales conceptos y herramientas de test de circuitos: modelo de fallos, algoritmos generadores de lectores de test, simulación de fallos, técnicas dft y técnicas bist (pseudoexhaustivas y pseudoaleatorias). Estudio del standar ieee 1149.1 para el test de tarjetas de circuito impreso. Propuesta de un nuevo método de generación de vectores de test para circuitos VLSI. Estudio del test de memorias ram. Aplicación de las distintas técnicas vistas a un módulo ejemplo.