Estudio del test de tarjetas de circuito impreso con circuitos digitales vlsi y memorias ram

  1. CACERES GOMEZ, SANTIAGO
Supervised by:
  1. José Miguel Ruiz González Director

Defence university: Universidad de Valladolid

Year of defence: 1998

Committee:
  1. Santiago Lorenzo Matilla Chair
  2. Francisco José de Andrés Rodríguez-Trelles Secretary
  3. Luis Javier de Miguel González Committee member
  4. Juan J. Rodríguez Andina Committee member
  5. Luis Serrano Arriezu Committee member

Type: Thesis

Teseo: 66666 DIALNET

Abstract

Estudio de los principales conceptos y herramientas de test de circuitos: modelo de fallos, algoritmos generadores de lectores de test, simulación de fallos, técnicas dft y técnicas bist (pseudoexhaustivas y pseudoaleatorias). Estudio del standar ieee 1149.1 para el test de tarjetas de circuito impreso. Propuesta de un nuevo método de generación de vectores de test para circuitos VLSI. Estudio del test de memorias ram. Aplicación de las distintas técnicas vistas a un módulo ejemplo.